verilog测试文件以及测试 发表于 2024-04-01 更新于 2024-04-02 分类于 FPGA 阅读次数: 1 Changyan: 0 本文字数: 188 阅读时长 ≈ 1 分钟 verilog测试文件以及测试 testbase 1. 系统任务和系统函数以$字符开始的标识符被认为是系统任务或系统函数。任务可以返回0个或多个值,函数只能返回一个值$display //系统任务用新的一行字符显示指定的信息用法: $display(“Hi,you have reached LT today”); $time //该系统函数返回当前的仿真时间 2. 编译器指令某些以 `(反引号) 起头的标识符
热评话题